

相変化型不揮発性メモリ実用化に関する基礎的研究

メタデータ	言語: jpn 出版者: 公開日: 2017-10-05 キーワード (Ja): キーワード (En): 作成者: メールアドレス: 所属:
URL	http://hdl.handle.net/2297/16600

氏名	中山和也
生年月日	
本籍	石川県
学位の種類	博士(工学)
学位記番号	博甲第591号
学位授与の日付	平成15年9月30日
学位授与の要件	課程博士(学位規則第4条第1項)
学位授与の題目	相変化型不揮発性メモリ実用化に関する基礎的研究
論文審査委員(主査)	久米田 稔(工学部・教授)
論文審査委員(副査)	渡辺 一郎(工学部・教授) 森本 章治(自然科学研究科・教授) 北川 章夫(工学部・助教授) 小島 一彦(医学系研究科・教授)

学位論文要旨

Abstract

Phase-change nonvolatile random access memory (PRAM) has been widely recognized as one of the promising memory device in the next generation and its potential application has been intensively investigated. The most important advantage of PRAM over conventional memories is that with scaling down the programming volume decreases and as a result operates at a smaller current and at a faster frequency. Some chalcogenide semiconductors that are used as a means to store the bits in PRAM cells has two stable states, which are the low-conductive amorphous state and the high-conductive crystalline state. One state can be reversibly converted to another state by applying the electric pulse. The most important and unsolved problem was the high current required for the amorphization process because the chalcogenide film must be heated to its melting point (T_m). In this study, the fundamental solutions are proposed to cut down the programming current and it is experimentally demonstrated. (1) The use of chalcogenide films with low T_m , such as AsSbTe ($T_m \sim 400^\circ\text{C}$) and SeSbTe ($T_m \sim 400^\circ\text{C}$) systems is one solution. I have found that the current densities for the amorphization process of AsSbTe and SeSbTe systems are lower than that of GeSbTe system ($T_m \sim 600^\circ\text{C}$). (2) A shrinking active area of the memory cell is another solution. It is found that reducing memory cell size contributes to decrease the current required for both writing and erasing process. In this study, the current for amorphization process is decreased from 20mA to 2mA with reducing the diameter of the active area of cell from $1.0\mu\text{m}$ to $0.3\mu\text{m}$.

はじめに

周期律表の6族に属するS、Se、Teは酸素族元素と呼ばれるが、別名カルコゲン元素とも呼ばれる。この元素を含むある種のカルコゲナイト半導体は、電気パルス等により非晶質状態と結晶状態間を可逆的に遷移することが可能である。非晶質状態と結晶状態とでは、電気伝導度等の違いが存在しているため、この違いを論理値の‘0’と‘1’に対応させると記録媒体として使用できる。なお、試料を非晶質状態に転移させる(書き換える)過程をリセット動作と呼び、逆に結晶状態に転移させる(書き換える)過程をセット動作と呼ぶ。素子構造はカルコゲナイト半導体を電極で、挟んだサンドイッチ構造である(図1)。




図1: ガラス基板上に作製したメモリ素子断面図

集積化した場合のセルはDRAMと同じ1個のトランジスタと1個のカルコゲナイト半導体(記録部)から構成される。素子構造、回路構成とも単純である。書き込み消去に伴う抵抗変化は100倍以上存在する。カルコゲナイト半導体は、選択用トランジスタ上部に形成可能なため、面積を必要としない。また、FET等の周辺回路を作製したあとに記録部を堆積させればよい。製膜

は通常よく使用されているスパッタ法が使用でき、既存のCMOSプロセスと親和性も高い。このような特性から、フラッシュメモリの置き換えや、システムオンチップ(SoC)等への応用が考えられている。

不揮発性メモリとして要求される課題は主に、1. 低電力(低電圧、低電流)動作。2. 動作速度。3. 保存寿命。4. 書き換え回数。5. 大容量化。があげられる。1.の低電力動作は携帯情報端末用メモリとしての利用を考えると非常に重要な条件となる。特に、相変化型不揮発性メモリは、リセット動作時に試料を融点以上に加熱する必要があり、かなりの電流が必要となるため、低電流化が課題となっている。低電流化を実現するには、低融点材料の使用、素子の微細化等が検討項目となる。なお、低電流駆動が実現すると、選択用素子など周辺回路が小さくでき、大容量化にも有利である。一方2.動作速度であるが、本メモリの動作速度は結晶化速度で律速されているため、結晶化速度の速い材料が望まれる。データの保存寿命は、非晶質状態の熱的安定性が問題となるため、結晶化温度が高い(結晶化しにくく)材料が求められる。この動作速度(結晶化速度)と保存寿命に関しては、しばしば相反する条件となり注意が必要である。書き換え回数は、相変化材料の性質(主に結晶性)やセル構造に依存する。最後に大容量化であるが、これも相変化材料の特性やセル構造に依存する点が多い。以上、相変化型不揮発性メモリ実現には、相変化材料の特性向上、セル構造等の集積化技術の向上が必要となり、これらが本研究の目的となる。

カルコゲナイト半導体

相変化材料として、カルコゲナイト半導体を用いている。カルコゲナイト半導体は、a-Siのようなテトラヘドロ系アモルファス半導体と同様に、非晶質半導体の一種であり、

1. ある種の組成では、結晶—アモルファス間相転移が容易である。
2. テトラヘドロ系アモルファス半導体に比べバルクガラスを作製しやすい。
3. 種々の元素と化合して、安定なアモルファス物質が作製可能である。
4. スイッチング現象を示す。

のような、相変化型不揮発性メモリを実現するための重要な性質をもっている。




図 2: AsSbTe 系カルコゲナイト半導体薄膜の電気伝導度の温度依存性

の非晶質状態の電気伝導度 (σ_a) は $9.5 \times 10^{-4} \Omega^{-1} \text{ cm}^{-1}$ 、結晶状態の電気伝導度 (σ_c) は $13 \Omega^{-1} \text{ cm}^{-1}$ であった。室温で 4 衡程度の電気伝導度比が存在する。

この大きな電気伝導度の変化が、相変化型不揮発性メモリの特徴の一つである。

図 2 に AsSbTe 系材料の電気伝導度の温度依存性を示す。高抵抗な非晶質状態の試料を加熱すると試料の電気伝導度 σ は $\sigma = \sigma_0 \exp\left(-\frac{E_a}{kT}\right)$ に従い上昇する(図 2 の (a))。ここで、 σ_0 と E_a はそれぞれ、材料固有の定数と活性化エネルギーであり、 k はボルツマン定数を、 T は絶対温度を示す。

試料温度が T_c に達すると、試料は結晶化はじめ電気伝導度は急激に上昇する(図 2 の (b))。結晶化した試料は非晶質状態の電気伝導特性とは違う振舞を示す(図 2 の (c))。室温で




図 3: Se_7Te_3 カルコゲナイトガラスにおける T_c と T_g の昇温速度依存性

四角は電気伝導度の温度依存性から求めた転移温度を示し、三角が DSC から求めた転移温度である。塗りつぶしの点は結晶化温度 T_c を、白抜きの点はガラス転移温度 T_g をそれぞれ示す。 10^{-2} から $10^2 \text{K}/\text{min}$ という広範囲で結晶化温度は昇温速度の上昇とともに 337K から 407K へと上昇することがわかった。またガラス転移温度は、 3×10^{-1} から $10^2 \text{K}/\text{min}$ の間で、 340K から 370K へと上昇している。 $3 \times 10^{-1} \text{K}/\text{min}$ 以下の昇温速度では、電気伝導度の変化が小さくガラス転移温度を特定することはできなかった。しかし 3×10^{-1} から $10^2 \text{K}/\text{min}$ のデータを外挿すると、 $10^{-2} \text{K}/\text{min}$ 付近になるとガラス転移温度が結晶化温度と融合すると思われる。そして、このような昇温速度に対する状態変化をまとめた、過渡的状態遷移図 (“Transient Phase Diagram”) を提案した。

相変化型不揮発性メモリの特性及び評価




図 4: 書き込み消去特性

結晶化温度 T_c は、図 2 のように定義する。非晶質状態は厳密には準安定状態であり、時間がたてば結晶状態へと遷移する。相変化型不揮発性メモリの場合、この時間がデータ保持寿命を左右する。結晶化温度 T_c は非晶質状態の安定性 (データ保持寿命) を示す目安となっている。

相変化型不揮発性メモリにとって重要なこの結晶化温度 T_c は、融点 T_m などと違い昇温速度に依存していることが知られている。例えば、 Se_7Te_3 カルコゲナイト半導体の場合も、図 3 のような結果を得た。なお、図中の

図 1 に示す素子は、製造工程を簡単にするためにガラス基板上に作製したメモリ素子である。素子構造はカルコゲナイト半導体薄膜を上下の電極ではさんだ単純なサンドイッチ構造である。相変化材料として $\text{As}_{15}\text{Sb}_5\text{Te}_{80}$ を用いた時の、書き込み消去に伴う試料の抵抗変化を図 4 に示す。非晶質状態の抵抗値は約 $10\text{k}\Omega$ 、結晶状態の抵抗値は約 100Ω である。抵抗比は約 100 倍あり、それぞれの状態を論理値の ‘0’ と ‘1’ に割り当れば、メモリ素子としての利用

には十分であり、この大きな抵抗変化(読みだし余裕度)が相変化型不揮発性メモリの特徴の一つである。

集積化のための相変化材料

相変化不揮発性メモリは、相変化材料の特性そのものがメモリとしての特性を左右する。特に問題となっているのは、書き込み消去時の電流値が大きい点である。この点を踏まえ、本研究では低融点な材料のAsSbTe系材料とSeSbTe系材料を相変化材料として主に使用した。ちなみに、DVD-RAM等に用いられているGeSbTe材料は、例えば、 $Ge_2Sb_2Te_5$ の融点は616°Cである。

AsSbTe系材料は融点が(組成に依存するが、概ね)400°C程度であり、GeSbTe系材料に比べて200°C程度低い。また、AsSbTe系材料の結晶は複合相であり、DSC等の熱分析装置で融解による吸熱ピークが複数観測された。次に電気的な特性であるが、結晶状態の電気伝導度は、組成比によってもさほど変化せず、 $10^0 \Omega^{-1}cm^{-1}$ 程度であったのに対し、非晶質状態の電気伝導度は、Asの量に依存することがわかった。読み出し余裕度、すなわち晶状態と非晶質状態の電気伝導度の比は、 $As_xSb_{40-x}Te_{60}$ の場合、xの増加とともに、35倍から 5×10^3 倍へと増加することがわかった。しかし、結晶化速度が遅く、結晶化に100μs程度必要であった。これは、結晶が複数存在するためである。

一方SeSbTe系材料は、主にTe濃度が60at.%以上について測定を行ったが、熱分析では、広い範囲で融解による吸熱ピークは1つしか観測されず、融点は、400°C前後であった。なお、室温における結晶状態と非晶質状態の電気伝導度の比も十分に大きく、 10^4 倍の違いは存在する。また、1μs以下のパルスで結晶化が可能など良好な結果を得た。AsSbTe系材料の結晶化速度の1/100で結晶化可能であった。




図5: SeSbTe系材料でのセットパルスとリセットパルス

$Se_{15}Sb_{15}Te_{70}$ を用いた素子のセットパルス、リセットパルスを図5に示す。図5の場合、印加したパルス幅は500nsであったが、スイッチングまでに200ns時間がかかるており、スイッチング後、試料に電流が流れている時間は300ns程度である。スイッチングまでの200nsは、試料の寄生容量成分への充電時間で決定されるため、素子構造を最適化すればこの時間は短縮できる。

$Se_{15}Sb_{15}Te_{70}$ の場合、結晶化に必要な時間は300ns以下であることが図よりわかる。本実験では、組成を最適化していないため、組成の最適化しだいではさらに結晶化時間を短縮でき、セットパルス幅を短くできる可能性がある。AsSbTe系材料とSeSbTe系材料の結晶化速度の違いは主に結晶相が複合相であるか単一相であるかの違いによる。

集積化技術

相変化メモリセルは、図6(a)に示すような構成となっている。メモリセルはDRAMと同様に1個の選択用素子と1個のカルコゲナイト半導体からなり、概ね図6(b)の様な構造をとる。ここではCMOSプロセスを使用した場合(選択用トランジスタにはNチャネルMOSFETを使用)について述べる。相変化メモリの書き込み消去は、大きさの異なる電流値をカルコゲナイト半導体に印加することによりおこなう。例えば、図に示すように、大きさの異なるFET(セット、リセット)を配置すればよい。セット動作(結晶化過程)時は、デコーダで該当セルを選択し、セット用FETをONにすることで、 V_{dd} から、カルコゲナイト半導体、選択用トランジスタ、セット用トランジスタ、gndという電流パスが形成され、所定の(セット動作に必要な)電流値がカルコゲナイト半導体に流れる。リセット動作(非晶質化過程)時は、セット用FETの代わりにリセット用FETをONにすればよい。データ読み込み時は、bitラインの電圧値を観測する。




図 6: 相変化メモリ概要




図 7: 素子寸法と書き込み消去電流

セル面積は、FETのサイズ若しくは、書き換えに伴う発熱による影響が隣接セルに及ぼさないための距離によって決定される。FETのサイズは書き込み消去時に必要な電流値で決定されるため低電流で書き込める相変化材料が望まれることは前述した通りである。また、低融点材料では隣接セル間隔も短くでき、高密度化に有利である。なお、記録部(相変化部)の大きさを縮小することによっても書き込み電流が削減できる。DRAMでは、微細化によりコンデンサの蓄

積電荷の減少が問題となる。これに対して、相変化型不揮発性メモリは材料の抵抗率変化を利用するため、微細化には都合がよい。

実際、相変化部の大きさを微細化すると、書き込み消去に必要な電流値は、図7のように減少する。相変化材料として AsSbTe 系材料を使用し、膜厚を 200nm とし、試料直径を 0.5μ から 1.5μ に変えて測定を行った結果である。これは加熱に必要なエネルギーが、微細化により削減できることによって、低電流での書き換えが可能になるためである。リセット動作(非晶質化過程)の場合、ほぼ体積に比例して転移に必要なエネルギーが減少している。例えば、直径が $1.0\mu\text{m}$ から $0.3\mu\text{m}$ と $1/3$ になると、リセット電流は 20mA から 2mA へと $1/10$ になっている。セット電流も微細化にともない電流値は減少するが、パルス条件を最適化できなかつたため、電流値の減少度はリセット電流よりも少なかつた。

結論

相変化型不揮発性メモリの原理ともいえる、結晶状態と非晶質状態の相転移は多くの物質で見られるが、カルコゲナイト半導体は特に、可逆的に容易に遷移可能でかつ、2状態の熱的安定性がよい。この状態遷移は試料の加熱によるものでありこの加熱には、電流パルスによるジュール熱を使用している。そのため、書き込み消去には大きな電流が必要となり、これが課題となっている。本研究では、電流の削減方法として、材料面からは低融点材料の使用による書き込み消去電流低減方法を提案し、その効果を明らかにした。

また、Siチップ上集積化するための回路構成について述べ、微細化した場合の特性を明らかにした。特に相変化部を微細化すると、加熱に必要なエネルギーが減るため、低電流での書き込み消去が可能であることが確認できた。DRAM等では、微細化した場合に蓄積電荷の減少が問題となる。しかし、抵抗率変化を用いる相変化型不揮発性メモリの場合には、微細化による電流低減法は有効な手段であることが確認できた。

以上、課題も残っているが、相変化型不揮発性メモリは Flash 等の既存不揮発性メモリや MRAM、FeRAM 等の研究段階中の不揮発性メモリに比べ特性もよく実用化には肯定的であるという結果が得られた。

学位論文審査結果の要旨

提出された論文に関して、予備審査を行った後、審査委員が個別に慎重に内容を審査し、7月30日の口頭発表の後に論文審査委員会を開催して次のように判定した。

本論文は、カルコゲナイト半導体薄膜において観測される、電圧パルス印加による結晶相とアモルファス相との間の相転移現象のメモリー素子への応用に関するものである。先ず、低電力でのメモリー消去を可能にするため、種々の材料の、ガラス転移温度、結晶化温度、融点などの組成依存性や昇温速度依存性について詳しく調べている。さらに、書き込み時間の短縮をもたらし、結晶層とアモルファス相の電気伝導度の比を大きくし安定動作を得るために、種々の組成を検討し、メモリー応用への相変化材料選択の指針を与えていた。実際にメモリー素子を作製し、書き込みと消去の特性を測定し、数ボルトの電圧で動作可能であり、10万回を超える書き込み消去の結果を得ている。さらに集積化するための回路構成を検討し、微細化することにより、動作電流が大幅に減少できることを示している。これらの結果は内外で注目され、国内学会や国際シンポジウムでの招待講演にもなっている。

以上の結果を総合して、審査委員会は本論文が博士論文に値するものであると判断した。