@techreport{oai:kanazawa-u.repo.nii.ac.jp:00047431,
 month = {Jun},
 note = {ZrO_2(二酸化ジルコニュウム、ジルコニア)は、比誘電率20〜25を持ちMOSFET用ゲート絶縁物として有望視されている。しかし、Si基板上に直接堆積するとSi表面が酸化し、低誘電率のSiO_2が生じ静電容量を増大できない。そこで、SiO_2の生成を抑制しかつ損傷を与えず数nmの極薄かつ高品質ZrO_2膜を堆積するための制限反応スパッタ法を開発した。まずZrO_2が結晶化せずかつSi表面が酸化されない最高基板温度を調べたところ、300℃が最適であることが判った。次に、最適酸素流量を調べたところ、膜誘電率は酸素流量比(=O_2/(Ar+O_2))4.2%で最大となった。さらに熱処理効果について検討したところ、500℃10秒間の短時間熱処理では、Si界面のSiO_x層がわずかに増加するが、同時にZrO_2膜の構造欠陥も除去されその結果誘電率が増大し、全体としてSiO_2換算膜厚は1.5nm1から1.15nmに小さくなった。しかし、700℃以上の熱処理では、SiO_x層が増大し漏れ電流特性は改善されるがSiO_2換算膜厚は増大した。以上本研究において、極薄ZrO_2膜作製における最適条件を明らかにした。, A new sputtering film deposition method, named Limtted Reaction Sputtering Technique, was developed and investigated. Using this technique, YSZ and ZrO2 dielectric films were synthsized for gate materials of next generation MOSFETs. The Si substrate surface oxidation was suppressed consequently a high specific dielectric constant as high as over 20 was obtained. On conventional sputtering technique using oxide target, oxigen ions and radicals are easily to be generated, thus Si is oxidized significantly. However, this teconique does not genarate them, resulting in clear interface between Si substrate and deposited films., 研究課題/領域番号:13650338, 研究期間(年度):2001-2002, 出典：「制限反応スパッタ製膜法による高誘電率YSZ絶縁膜の研究」研究成果報告書　課題番号13650338
  (KAKEN：科学研究費助成事業データベース（国立情報学研究所）)
　　　本文データは著者版報告書より作成},
 title = {制限反応スパッタ製膜法による高誘電率YSZ絶縁膜の研究},
 year = {2003}
}