@article{oai:kanazawa-u.repo.nii.ac.jp:00008275,
 author = {宮越, 純一 and 黒田, 雄樹 and 深山, 正幸 and 今村, 幸祐 and 橋本, 秀雄 and 吉本, 雅彦},
 issue = {105},
 journal = {情報処理学会研究報告. SLDM, [システムLSI設計技術]},
 month = {Oct},
 note = {携帯情報端末応用のシステムLSIへの搭載を目的として,超低消費電カサブmW・MPEG4動き検出プロセッサコアIPを開発した.本LSIの特徴は2点ある.1)アルゴリズムに勾配法アルゴリズムを採用し,LSI向きに最適化することで演算量を劇的に削減し,かつ高画質を実現した.またさらに高画質を実現するサブブロック探索法を導入した.2)アーキテクチャの特徴は,16個の演算回路の並列配置によるSIMDデータパス,勾配法に専用化された演算回路,並列性を考慮したメモリデータマッピングである.0.18umCMOS5層メタルプロセスで試作し,lstシリコン動作を確認した.1:4サブサンプリング法よりも高画質かつ0.4mW(@QCIF15)の超低消費電力を達成できた. This paper describes a sub-mW motion estimation processor core for MPEG-4 video encoding. It features a Gradient Descent Search algorithm whose consumption power is only 6.8% of the l: 4-subsumpling search, producing higher picture quality. Another feature is an optimized SIMD datapath architecture to decrease a decrease a clock frequency and an operating voltage. It has been fabricated with CMOS 5-metal 0.18um technology. The measured power consumption to process a QCIF 15 fps video is 0.4mW under 0.85MHz, 1.0V., 金沢大学理工研究域電子情報学系},
 pages = {151--156},
 title = {携帯動画像端末応用サブmW・MPEG4動き検出プロセッサコアIP(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)},
 volume = {2003},
 year = {2003}
}