WEKO3
インデックスリンク
アイテム
A multiplier-less digital timing extractor circuit with round-off error canceller
http://hdl.handle.net/2297/18983
http://hdl.handle.net/2297/1898323f36d18-a313-470a-b319-d2763acce8a7
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
TE-PR-NAKAYAMA-K-1483.pdf (468.7 kB)
|
|
| Item type | 会議発表論文 / Conference Paper(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 2017-10-03 | |||||
| タイトル | ||||||
| タイトル | A multiplier-less digital timing extractor circuit with round-off error canceller | |||||
| 言語 | ||||||
| 言語 | eng | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者 |
Nakayama, Kenji
× Nakayama, Kenji× Kuriki, Satoshi |
|||||
| 提供者所属 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 金沢大学理工研究域 電子情報学系 | |||||
| 書誌情報 |
Proceedings of the IEEE ISCAS '85, Kyoto p. 1483-1486, 発行日 1985-06-01 |
|||||
| 出版者 | ||||||
| 出版者 | IEEE = Institute of Electrical and Electronics Engineers / ISCAS 1985 | |||||
| 著者版フラグ | ||||||
| 出版タイプ | VoR | |||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||
