WEKO3
インデックスリンク
アイテム
CMOS image sensor with pseudorandom pixel placement for jaggy elimination
https://doi.org/10.24517/00009518
https://doi.org/10.24517/000095187fbbd5a5-69f3-4e11-ada1-fff2b5663789
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
TE-PR-AKITA-J-20170154.pdf (5.1 MB)
|
.png)
|
| Item type | 学術雑誌論文 / Journal Article(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2017-12-05 | |||||||
| タイトル | ||||||||
| タイトル | CMOS image sensor with pseudorandom pixel placement for jaggy elimination | |||||||
| 言語 | ||||||||
| 言語 | eng | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||
| 資源タイプ | journal article | |||||||
| ID登録 | ||||||||
| ID登録 | 10.24517/00009518 | |||||||
| ID登録タイプ | JaLC | |||||||
| 著者 |
Akita, Junichi
× Akita, Junichi |
|||||||
| 著者別表示 |
秋田, 純一
× 秋田, 純一
|
|||||||
| 提供者所属 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 金沢大学融合研究域融合科学系 | |||||||
| 書誌情報 |
IEICE Electronics Express 巻 14, 号 9, p. 20170154, 発行日 2017-05-10 |
|||||||
| ISSN | ||||||||
| 収録物識別子タイプ | ISSN | |||||||
| 収録物識別子 | 1349-2543 | |||||||
| DOI | ||||||||
| 関連タイプ | isIdenticalTo | |||||||
| 識別子タイプ | DOI | |||||||
| 関連識別子 | 10.1587/elex.14.20170154 | |||||||
| 出版者 | ||||||||
| 出版者 | The Institute of Electronics, Information and Communication Engineers = 電子情報通信学会 | |||||||
| 抄録 | ||||||||
| 内容記述タイプ | Abstract | |||||||
| 内容記述 | The pixels in the conventional image sensors are placed at lattice positions, and this causes the jaggies at the edge of the slant line we perceive, which is hard to resolve by pixel size reduction. The author has been proposing the method of reducing the jaggies effect by arranging the photo diode at pseudorandom positions, with keeping the lattice arrangement of pixel boundaries that are compatible with the conventional image sensor architecture. In this paper, the author discusses the design of CMOS image sensor with pseudorandom pixel placement, as well as the preliminary evaluation of the fabricated CMOS image sensor. | |||||||
| 内容記述 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Embargo Period 6 months | |||||||
| 権利 | ||||||||
| 権利情報 | Copyright © 2017 by The Institute of Electronics, Information and Communication Engineers 電子情報通信学会 | |||||||
| 著者版フラグ | ||||||||
| 出版タイプ | VoR | |||||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||||
| 関連URI | ||||||||
| 識別子タイプ | URI | |||||||
| 関連識別子 | http://www.ieice.org/jpn/ | |||||||
| 関連URI | ||||||||
| 識別子タイプ | URI | |||||||
| 関連識別子 | https://www.jstage.jst.go.jp/browse/elex | |||||||
